已知R'、S'是与非门构成的SR锁存器的输入端,则约束条件为( )。选项: A:R'+S'=1 B:R+S=1 C:R'+S'=0 D:RS=1 与非门 输入端 约束条件 发布时间:2024-06-02 12:04:12