VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述 D 设计实体内部结构和外部设计实体端口的逻辑关系A:器件外部特性B:器件的综合约束C:器件外部特性与内部功能D:器件的内部功能 结构化 器件 逻辑关系 发布时间:2024-06-08 18:43:53