( )是将电路模块的逻辑描述文件根据选定的FPGA器件类型的结构和约束条件进行编译、优化和转换,生成可实现的门级电路的网表文件。选项: A:逻辑综合; B:布局布线; C:时序仿真; D:编程下载 电路 约束条件 可实现 发布时间:2024-04-10 19:11:12