在VerilogHDL语言中,描述在时钟信号clk上升沿触发的语句是______
选项:
A:always@(!clk)
B:always@(posedge clk)
C:always@(negedge clk)
D:always@(clk)
发布时间:2024-05-17 11:41:27