wire:是最常用的型变量。wire表示直通,即只要输入有变化,输出马上无条件地反映。wire使用在连续赋值语句中,即以assign关键字指定的组合逻辑信号。Verilog程序模块中输入、输出信号类型默认为wire型。wire型的变量综合出来一般是一根导线。 有变化 无条件 关键字 发布时间:2024-05-17 23:13:43