Verilog中的“assign”关键字的作用是什么( ) 选项: A:定义模块的输入和输出端口 B:定义变量 C:定义组合逻辑 D:定义时序逻辑 是什么 定义 关键字 发布时间:2024-05-16 00:09:54